晶片幾乎是未來科技發展的關鍵所在。國內科技巨擘華為稱，預計到2031年，將設十齣晶體管密度達1.4納米製程的同等水平晶片。
《人民日報》客戶端報道，2026國際電路與系統研討會25日在上海舉行，華為公司董事、半導體業務部總裁何庭波在主旨演講中，正式發表「韜（τ）定律」。
已量產381款晶片
何庭波指，基於該定律，華為過去六年已成功設計並量產381款芯片。今年秋季，華為將發佈新的麒麟手機芯片，完整採用邏輯摺疊技術，大幅提升相關性能。
何庭波表示，「韜定律」提出以「時間縮微」替代「幾何縮微」，以系統性降低時間常數（韜τ）為目標，通過邏輯摺疊等創新技術，持續壓縮信號傳播時延，不斷提升晶體管密度，實現半導體與電子系統的持續演進。
「韜定律」構建了貫穿器件、電路、芯片到系統層面的多層級協同優化體系。預計到2031年，基於該定律的高端芯片晶體管密度將達到1.4納米製程的同等水平。
